



Microarquitecturas y Softcores

Contador ascendente/descendente configurable por UART con indicador de desborde

Trabajo práctico final

Lic. Mariano A. Deville

(mariano.deville@gmail.com)

Descripción del Sistema

El proyecto consiste en la implementación de un contador de N bits controlado mediante comandos UART, con las siguientes características principales:

Comandos de control:

- COMENZAR: comenzar la cuenta.
- PARAR: detener la cuenta.
- SUBIR: contar en forma ascendente.
- BAJAR: contar en forma descendente.
- VELOCIDAD: n : configurar velocidad de cuenta, donde los valores válidos para n son de 1 a 0xFFFFFFFF.
- OFFSET: n : configurar límite de cuenta, donde los valores válidos para n son de 1 a 0xFFFFFFFF.
- VALOR?: obtengo por consola el valor actual del contador.
- BANDERA?: obtengo por consola el estado de la bandera de desborde.
- CLEAR: bajo la bandera de desborde.

Parámetros del sistema:

- Rango de velocidad de conteo: de 1 a 0xFFFFFFFF.
- Rango del límite de conteo: de 1 a 0xFFFFFFFF.



Implementación:

El diseño se basa en el trabajo final de la materia Circuitos lógicos programables, creando un IP Core con el módulo contador y utilizando la UART del microcontrolador integrado en el FPGA.

Dentro del IP Core creado se encuentra el generador de pulsos (enaGenNb) y el contador (contNb).

El resultado del conteo y de la bandera de desborde se visualizan mediante un módulo VIO (Virtual Input/Output), que refleja en tiempo real el estado de las salidas.

El siguiente diagrama muestra la implementación de los módulos y su interconexión.




Simulaciones


Se realizaron simulaciones individuales para cada módulo.

Una vez validadas, los módulos fueron integrados en bloques funcionales y nuevamente verificados.

Las simulaciones más relevantes corresponden a los módulos que controlan el generador de pulsos de habilitación y el contador de N bits (genEnaNb y contNb).



Finalmente, se simuló el bloque integrado que contiene los dos módulos principales, verificando el correcto funcionamiento del sistema interno del IP Core.



Implementación en FPGA

Para la implementación final se utilizó la placa disponible en el servidor lseserver, empleando un VIO para el manejo de las señales digitales de salida.

La comunicación UART se realizó mediante una sesión SSH que permitió enviar los comandos a través de la interfaz RS232.

En la siguiente imagen se muestran los recursos utilizados por la FPGA, y en la imagen posterior, el consumo de potencia correspondiente.

